רובוט
היי א אי
stars

תגידו שלום לתפקיד הבא שלכם

לראשונה בישראל:
המלצות מבוססות AI שישפרו
את הסיכוי שלך למצוא עבודה

פיתוח ותכנון חומרה

מסמך
מילות מפתח בקורות חיים
סימן שאלה
שאלות הכנה לראיון עבודה
עדכון משתמש
מבחני קבלה לתפקיד

לימודים
עומדים לרשותכם
מיין לפי:
הכי חדש
הכי מתאים
הכי קרוב
לפי איזה ישוב תרצה שנמיין את התוצאות?

דיווח על תוכן לא הולם או מפלה
מה השם שלך?
תיאור
שליחה
תודה על שיתוף הפעולה
מודים לך שלקחת חלק בשיפור התוכן שלנו :)
לפני 19 שעות
אלביט מערכות
מיקום המשרה: מספר מקומות
סוג משרה: משרה מלאה
לאתר החברה ביוקנעם דרוש.ה מהנדס.ת BOARD DESIGN לקבוצה העוסקת בפיתוח מוצרים בתחום היבשה
העבודה הינה החל משלב התכנון הראשוני עד לשלב האינטגרציה במערכת והעברה לייצור
דרישות:
תואר ראשון בהנדסת חשמל / אלקטרוניקה
ניסיון של 3 שנים לפחות בפיתוח
יכולת פיתוח עצמאית של כרטיס בכל שלבי הפיתוח השונים
ידע וניסיון בפיתוח FPGA- יתרון
ידע וניסיון בתחום הווידאו- יתרון
ניסיון בפיתוח מוצרים צבאיים יתרון
יכולת עבודה בצוות

*הפניה מיועדת לנשים וגברים כאחד
**רק פניות מתאימות יענו המשרה מיועדת לנשים ולגברים כאחד.
 
עוד...
הגשת מועמדות
עדכון קורות החיים לפני שליחה
101556
שירות זה פתוח ללקוחות VIP בלבד
דיווח על תוכן לא הולם או מפלה
מה השם שלך?
תיאור
שליחה
תודה על שיתוף הפעולה
מודים לך שלקחת חלק בשיפור התוכן שלנו :)
 

חברת השמה / כח אדם

1 ימים
חברה חסויה
Job Type: Full Time and Hybrid work
An international company is searching for the best talent for a Principle FPGA Engineer
You will be responsible for:
Skilled FPGA design engineer as part of a small FPGA team
Implement DSP algorithms as well as high speed interfaces work closely with HW, software and system engineers.
FPGA design and architecture definition according to requirements.
Define, develop, and execute simulation environment and regression tests.
Take part in integration and system debug.
Requirements:
5-10 years of hands-on experience with FPGA design.
Bachelors degree Electronic engineering.
Deep understanding of FPGA development flow - End to end responsibility from architecture definition, design, simulation, and integration stages.
Familiarity with FPGA design tools for synthesis, timing analysis, and optimization.
Proficiency in FPGA design languages: Verilog, VHDL, and/or system Verilog.
system level understanding and debug capabilities.
Collaboration with cross-functional teams (software, HW and system engineers).
.המשרה מיועדת לנשים ולגברים כאחד
 
Show more...
הגשת מועמדות
עדכון קורות החיים לפני שליחה
125799
שירות זה פתוח ללקוחות VIP בלבד
דיווח על תוכן לא הולם או מפלה
מה השם שלך?
תיאור
שליחה
תודה על שיתוף הפעולה
מודים לך שלקחת חלק בשיפור התוכן שלנו :)
3 ימים
אלעד מערכות
מיקום המשרה: חיפה
אלעד מערכות מגייסת מהנדס/ת מערכת לחברה גלובלית מובילה בחיפה!

תיאור התפקיד:
-הובלת פיתוח והוכחת מערכות מורכבות ( system of Systems), עתירות תוכנה, משלב הגדרת פתרון ועד תכן מפורט, אינטגרציה, ניסויים ואספקה ללקוח
-אחריות על הובלת כלל פעילויות הפיתוח מול יחידות ההנדסה השונות וקבלני משנה
- ניהול הנדסי מקצה לקצה - מעקב אחר תכניות פיתוח ומימושן מול צוותי הנדסה פנימיים וספקים חיצוניים
-כתיבת מסמכים הנדסיים ומפרטי מערכת, מפרטי מכלולים ומסמכי אפיון טכניים
-הכנה, הובלה ואישור סקרי תכן ופיתוח פנימיים וחיצוניים (SRR, PDR, CDR)
-כתיבה, בדיקה ובקרה על מסמכי בדיקות - ATP, POD, מסמכי Qualification ותהליכי תאלמ"ג
דרישות:
-תואר ראשון בהנדסת אלקטרוניקה
-תואר שני בהנדסת מערכות - יתרון
-לפחות 10 שנות ניסיון בתפקיד דומה, רצוי בארגונים רפואיים או ביטחוניים
-לפחות 10 שנות ניסיון בפיתוח מערכות מולטידיסציפלינריות המשלבות תוכנת זמן אמת, חומרה ומכניקה
-ניסיון בעיבוד אות ותמונה - יתרון
-נכונות לנסיעות לחו"ל 
אנגלית ברמה גבוהה המשרה מיועדת לנשים ולגברים כאחד.
 
עוד...
הגשת מועמדות
עדכון קורות החיים לפני שליחה
124902
שירות זה פתוח ללקוחות VIP בלבד
דיווח על תוכן לא הולם או מפלה
מה השם שלך?
תיאור
שליחה
תודה על שיתוף הפעולה
מודים לך שלקחת חלק בשיפור התוכן שלנו :)
5 ימים
Google Israel
Location: Tel Aviv-Yafo and Haifa
Job Type: Full Time
In this role, you will verify digital designs. You will collaborate closely with design and verification engineers on projects and perform direct verification. You will build efficient and effective constrained-random verification environments that exercise designs through their corner-cases and expose all types of bugs. You will manage the full life-cycle of verification, which can range from verification planning, test execution, to collecting and closing coverage.

The AI and Infrastructure team is redefining whats possible. We empower Google customers with breakthrough capabilities and insights by delivering AI and Infrastructure at unparalleled scale, efficiency, reliability and velocity. Our customers include Googlers, Google Cloud customers, and billions of Google users worldwide.

We're the driving force behind Google's groundbreaking innovations, empowering the development of our cutting-edge AI models, delivering unparalleled computing power to global services, and providing the essential platforms that enable developers to build the future. From software to hardware our teams are shaping the future of world-leading hyperscale computing, with key teams working on the development of our TPUs, Vertex AI for Google Cloud, Google Global Networking, Data Center operations, systems research, and much more.

Responsibilities
Plan the verification of digital design blocks by fully understanding the design specification and interacting with design engineers to identify important verification scenarios.
Create and enhance constrained-random verification environments using SystemVerilog and Universal Verification Methodology (UVM) or formally verify designs with SystemVerilog Assertions (SVA) and industry leading formal tools.
Identify and write all types of coverage measures for corner-cases.
Debug tests with design engineers to deliver functionally correct design blocks.
Close coverage measures to identify verification holes and to show progress towards tape-out.
Requirements:
Bachelor's degree in Electrical Engineering or equivalent practical experience.
8 years of experience with creating and using verification components and environments in standard verification methodology.
Experience verifying digital logic at RTL level using SystemVerilog or Specman/E for Field Programmable Gate Arrays (FPGAs) or ASICs.
.המשרה מיועדת לנשים ולגברים כאחד
 
Show more...
הגשת מועמדות
עדכון קורות החיים לפני שליחה
125623
שירות זה פתוח ללקוחות VIP בלבד
דיווח על תוכן לא הולם או מפלה
מה השם שלך?
תיאור
שליחה
תודה על שיתוף הפעולה
מודים לך שלקחת חלק בשיפור התוכן שלנו :)
5 ימים
Google Israel
Location: Tel Aviv-Yafo and Haifa
Job Type: Full Time
In this role, you will work as part of a Research and Development team. You will build verification components, constrained-random testing, system testing, and drive verification closure. You will verify digital designs, collaborate closely with design and verification engineers on projects, and perform direct verification. You will build constrained-random verification environments that exercise designs through their corner-cases and expose all types of bugs. You will manage the full life-cycle of verification, which can range from verification planning, test execution, to collecting and closing coverage.
The AI and Infrastructure team is redefining whats possible. We empower Google customers with breakthrough capabilities and insights by delivering AI and Infrastructure at unparalleled scale, efficiency, reliability and velocity. Our customers include Googlers, Google Cloud customers, and billions of Google users worldwide.

We're the driving force behind Google's groundbreaking innovations, empowering the development of our cutting-edge AI models, delivering unparalleled computing power to global services, and providing the essential platforms that enable developers to build the future. From software to hardware our teams are shaping the future of world-leading hyperscale computing, with key teams working on the development of our TPUs, Vertex AI for Google Cloud, Google Global Networking, Data Center operations, systems research, and much more.
Responsibilities
Plan the verification of digital design blocks by fully understanding the design specification and interacting with design engineers to identify important verification scenarios.
Create and enhance constrained-random verification environments using SystemVerilog and UVM, or formally verify designs with SVA and industry leading formal tools.
Identify and write all types of coverage measures for corner-cases.
Debug tests with design engineers to deliver functionally correct design blocks.
Close coverage measures to identify verification holes and to show progress towards tape-out.
דרישות:
In this role, you will work as part of a Research and Development team. You will build verification components, constrained-random testing, system testing, and drive verification closure. You will verify digital designs, collaborate closely with design and verification engineers on projects, and perform direct verification. You will build constrained-random verification environments that exercise designs through their corner-cases and expose all types of bugs. You will manage the full life-cycle of verification, which can range from verification planning, test execution, to collecting and closing coverage.
The AI and Infrastructure team is redefining whats possible. We empower Google customers with breakthrough capabilities and insights by delivering AI and Infrastructure at unparalleled scale, efficiency, reliability and velocity. Our customers include Googlers, Google Cloud customers, and billions of Google users worldwide.

We're the driving force behind Google's groundbreaking innovations, empowering the development of our cutting-edge AI models, delivering unparalleled computing power to global services, and providing the essential platforms that enable developers to build the future. From software to hardware our teams are shaping the future of world-leading hyperscale computing, with key teams working on the development of our TPUs, Vertex AI for Google Cloud, Google Global Networking, Data Center operations, systems research, and much more.
Responsibilities
Plan the verification of digital design blocks by fully understanding the design specification and interacting with design engineers to identify important verification scenarios.
Create and enhance constrained-random verification environments using SystemVerilog and UVM, or formally verify designs with SVA and industry leading formal tools.
Identify and write all types of coverage measures for corner-case#E המשרה מיועדת לנשים ולגברים כאחד.
 
Show more...
הגשת מועמדות
עדכון קורות החיים לפני שליחה
125603
שירות זה פתוח ללקוחות VIP בלבד
דיווח על תוכן לא הולם או מפלה
מה השם שלך?
תיאור
שליחה
תודה על שיתוף הפעולה
מודים לך שלקחת חלק בשיפור התוכן שלנו :)
5 ימים
Google Israel
Location: Tel Aviv-Yafo and Haifa
Job Type: Full Time
As a Senior Design Verification Engineer, you will be a part of Research and Development team to verify digital designs, develop constrained-random test environments and drive system testing to closure. You will collaborate with design and verification teams, manage the verification life-cycle and uncover bugs through corner-case testing.The AI and Infrastructure team is redefining whats possible. We empower Google customers with breakthrough capabilities and insights by delivering AI and Infrastructure at unparalleled scale, efficiency, reliability and velocity. Our customers include Googlers, Google Cloud customers, and billions of Google users worldwide.
We're the driving force behind Google's groundbreaking innovations, empowering the development of our cutting-edge AI models, delivering unparalleled computing power to global services, and providing the essential platforms that enable developers to build the future. From software to hardware our teams are shaping the future of world-leading hyperscale computing, with key teams working on the development of our TPUs, Vertex AI for Google Cloud, Google Global Networking, Data Center operations, systems research, and much more.

Responsibilities
Plan and execute the verification of digital design blocks by understanding specifications and working with design engineers to define key verification scenarios.
Develop and refine random verification environments using SystemVerilog/UVM or Specman to ensure effective test coverage.
Define and implement various coverage measures to capture stimulus and corner-case scenarios.
Collaborate with design engineers to debug tests and ensure functional correctness of design blocks.
Drive coverage analysis to identify verification gaps and demonstrate progress towards tape-out.
Requirements:
Bachelor's degree in Electrical Engineering or equivalent practical experience.
8 years of experience verifying digital logic at Register-Transfer Level (RTL) using SystemVerilog or Specman/E for Field Programmable Gate Arrays (FPGAs) or Application-specific integrated circuit (ASICs).
Experience with Central Processing Unit (CPU) implementation, assembly language, or compute System on a Chip (SOC).
Experience verifying digital systems using standard IP components/interconnects (e.g., microprocessor cores, hierarchical memory subsystems).
Experience creating and using verification components and environments in standard verification methodology.
.המשרה מיועדת לנשים ולגברים כאחד
 
Show more...
הגשת מועמדות
עדכון קורות החיים לפני שליחה
125589
שירות זה פתוח ללקוחות VIP בלבד
משרות שנמחקו
ישנן 1 משרות בחיפה וסביבתה אשר לא צויינה בעבורן עיר הצג אותן >